

This Page Is Inserted by IFW Operations
and is not a part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-067042

(43)Date of publication of application : 10.03.1995

(51)Int.Cl.

H04N 5/335

(21)Application number : 06-131945

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 14.06.1994

(72)Inventor : KANEMICHI TOSHIKI
SHIDA TAKEHIKO

(30)Priority


Priority number : 05143507 Priority date : 15.06.1993 Priority country : JP

(54) SOLID-STATE IMAGING DEVICE

(57)Abstract:

PURPOSE: To provide a wide dynamic range by measuring time for the potential of a photodiode to reach a set potential by counting up clock signals.

CONSTITUTION: A reset switch 2 is turned on, a reset signal (H) is turned to a signal R1 (L) by a NOT circuit, and an output C2 of an AND circuit 5 is turned to L. Thus, a photodiode 1 is grounded, a potential Vph of the photodiode 1 is turned to '0', the condition of $V_{ph} < V_{ref}$ is established concerning a reference potential Vref, and a comparator 3 outputs a signal Out (H) to an AND circuit 4. The signal Out and a clock signal 'clock' are ANDed by the AND circuit 4 and outputted. The circuit 5 sends the clock signal to a clock counter 6 and the counter 6 counts up the clock signal. On the other hand, the potential of the photodiode 1 is increased corresponding to the intensity of incidental light, at the time of $V_{ph} \geq V_{ref}$, the clock signal is cut off, and the counter 6 holds the clock counter value.



LEGAL STATUS

[Date of request for examination] 27.09.1995

[Date of sending the examiner's decision of rejection] 27.07.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3022166

[Date of registration] 14.01.2000

[Number of appeal against examiner's decision of rejection] 11-13849

[Date of requesting appeal against examiner's decision of rejection] 26.08.1999

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-67042

(43) 公開日 平成7年(1995)3月10日

(51) Int.Cl.⁶

H 0 4 N 5/335

識別記号

P

庁内整理番号

F I

技術表示箇所

審査請求 未請求 請求項の数14 O L (全 9 頁)

(21) 出願番号 特願平6-131945

(22) 出願日 平成6年(1994)6月14日

(31) 優先権主張番号 特願平5-143507

(32) 優先日 平5(1993)6月15日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 金道 敏樹

神奈川県川崎市多摩区東三田3丁目10番1

号 松下技研株式会社内

(72) 発明者 志田 武彦

神奈川県川崎市多摩区東三田3丁目10番1

号 松下技研株式会社内


(74) 代理人 弁理士 小鍛治 明 (外2名)

(54) 【発明の名称】 固体撮像素子


(57) 【要約】

【目的】 画像信号を得るテレビカメラ等撮像機器の固体撮像素子に関し、電荷が蓄積される速度に基づいて入射した光の強度を検知する優れた特性を持つ固体撮像素子を実現することを目的とする。

【構成】 受光単位を光ダイオード1と、光ダイオード1の電位と外部から与えられる参照電位とを比較する比較器3と、クロックカウンタ6とから構成し、外部に各画素に高周波のクロックパルスを与えるクロックを有する。クロックカウンタ6は光ダイオード1の電位が参照電位に達するまでの時間を計測することにより入射光の強度を取り出すので、光ダイオードが飽和するような入射光に対しても、参照電位に達するまでの時間は有限であることから入射光強度を計測することができ、ダイナミックレンジの広い固体撮像素子を実現できる。



(b)



【特許請求の範囲】

【請求項1】 少なくとも、入射光を電気信号に変える光ダイオードと、クロックと、各画素ごとに前記クロックをカウントするクロックカウンタとを備え、光ダイオードの電位が設定された電位に達するまでの時間をクロックからのクロック信号をカウントアップすることにより計測することを特徴とする固体撮像素子。

【請求項2】 クロックと、入射光を電気信号に変える光ダイオードと、光ダイオードに蓄積された電荷を解放するリセットスイッチと、光ダイオードの電位と外部から与えられる参照電位を比較して比較信号を出力する比較器と、比較器からの比較信号とクロック信号を受ける第1のAND回路と、負論理のリセット信号と上記第1のAND回路からの出力を受ける第2のAND回路と、前第2のAND回路からの信号をカウントアップするカウンタとからなる受光回路と、垂直シフトレジスタと、垂直スイッチと、垂直信号線と、水平シフトレジスタと、水平スイッチとからなる請求項1記載の固体撮像素子。

【請求項3】 すくなくとも、入射光を電気信号に変える光ダイオードと、光ダイオードの電位と外部から与えられる参照電位とを比較する比較器と、クロックをカウントするカウンタとを備え、デジタル出力を行う複数の受光回路と、前記カウンタの値を記憶するメモリとを有し、光ダイオードの電位が前記参照電位に達するまでの時間をクロックからのクロック信号をカウントアップすることにより計測することを特徴とする固体撮像素子。

【請求項4】 メモリへの信号書き込みとメモリからの読み出しが各画素に対応する受光回路ごとに独立して行われることを特徴とする請求項3記載の固体撮像素子。

【請求項5】 各画素に対応する受光回路ごとにクロックカウンタを備えたことを特徴とする請求項3または4に記載の固体撮像素子。

【請求項6】 入射光を電気信号に変える光ダイオードと、光ダイオードに蓄積された電荷を解放するリセットスイッチと、光ダイオードの電位と外部から与えられる参照電位とを比較し比較信号を出力する比較器と、光ダイオードの電位と低電位参照電位を比較し低電位比較信号を出力する低電位比較器と、フリップフロップ回路と、クロック信号と前記フリップフロップ回路からの出力を受けるAND回路と、前記AND回路からの信号をカウントアップするカウンタと、前記カウンタの値を記憶するメモリセルと、リセット信号と比較器からの比較信号を受けるOR回路と、リセット信号と前記フリップフロップ回路からの信号を負論理で受けるOR回路とから受光回路を構成したことを特徴とする請求項5記載の固体撮像素子。

【請求項7】 入射光を電気信号に変える光ダイオードと、光ダイオードに蓄積された電荷を解放するリセットスイッチと、光ダイオードの電位と外部から与えられる

参照電位を比較し比較信号を出力する比較器と、スタート信号によって出力信号Lを出力し比較器からの比較信号とリセット信号を受けるフリップフロップ回路と、フリップフロップ回路からの出力とクロック信号を受けるAND回路と、前記AND回路からの信号をカウントアップするカウンタと、前記カウンタの値を記憶するメモリセルと、前記比較器からの比較信号を受ける遅延回路と、スタート信号と前記遅延回路からの出力を受けるOR回路とから受光回路を構成したことを特徴とする請求項5記載の固体撮像素子。

【請求項8】 光ダイオードを微小電源として用いることを特徴とする請求項1記載の固体撮像素子。

【請求項9】 クロックと、入射光を電気信号に変える光ダイオードと、抵抗器と、光ダイオードからの電流を蓄積するコンデンサと、コンデンサに蓄積された電荷を解放するリセットスイッチと、光ダイオードの電位と外部から与えられる参照電位を比較し光ダイオードの電位が参照電位より低いとき比較信号を出力する比較器と、比較器からの比較信号とクロック信号を受けるAND回路と、負論理のリセット信号と上記AND回路からの出力を受けるAND回路と、前記AND回路からの信号をカウントアップするカウンタとからなる受光回路と、垂直シフトレジスタと、垂直スイッチと、垂直信号線と、水平シフトレジスタと、水平スイッチとからなる請求項8記載の固体撮像素子。

【請求項10】 入射光を電気信号に変える光ダイオードと、抵抗器と、光ダイオードからの電流を蓄積するコンデンサと、コンデンサに蓄積された電荷を解放するリセットスイッチと、前記コンデンサの電位と外部から与えられる参照電位を比較し比較信号を出力する比較器と、前記コンデンサの電位と低電位参照電位を比較し低電位比較信号を出力する低電位比較器と、フリップフロップ回路と、クロック信号と前記フリップフロップ回路からの出力を受けるAND回路と、前記AND回路からの信号をカウントアップするカウンタと、前記カウンタの値を記憶するメモリセルと、リセット信号と比較器からの信号を受けるOR回路と、リセット信号と前記フリップフロップ回路からの信号を負論理で受けるOR回路とから受光回路を構成したことを特徴とする請求項8記載の固体撮像素子。

【請求項11】 入射光を電気信号に変える光ダイオードと、抵抗器と、光ダイオードからの電流を蓄積するコンデンサと、コンデンサに蓄積された電荷を解放するリセットスイッチと、前記コンデンサの電位と外部から与えられる参照電位を比較し比較信号を出力する比較器と、スタート信号によって出力信号Lを出力し比較器からの比較信号とリセット信号を受けるフリップフロップ回路と、フリップフロップ回路からの出力とクロック信号を受けるAND回路と、前記AND回路からの信号をカウントアップするカウンタと、前記カウンタの値を記

憶するメモリセルと、前記比較器からの比較信号を受ける遅延回路と、スタート信号と前記遅延回路からの出力を受けるOR回路とから受光回路を構成したことを特徴とする請求項8記載の固体撮像素子。

【請求項12】 全ての受光回路へのリセット信号が同期して与えられ、次のリセット信号が入力される間で最新のリセット信号入力時からの経過時間を t としたとき、クロックパルス間隔 δT は t の関数で与えられる請求項1から6、8から10のいずれかに記載の固体撮像素子。

【請求項13】 クロックパルス間隔 δT が $c \cdot t^r$ (c 、 r は実数の定数) または $\log(t)$ で与えられる請求項12記載の固体撮像素子。

【請求項14】 全ての受光回路へのリセット信号が同期して与えられ、次のリセット信号が入力される間で、最新のリセット信号入力時からの経過時間を t 、最大測光時間を T_0 としたとき、参照電位 $V_{ref}(t)$ が、 $V_{ref}(t) = V_0(T_0 - t) / T_0$ (V_0 は定数) である請求項1から6、8から10、12のいずれかに記載の固体撮像素子。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、画像信号を得るテレビカメラ等撮像機器の固体撮像素子に関するものである。

【0002】

【従来の技術】 近年、固体撮像素子は低消費電力、小型軽量で信頼性が高いなどの多くの長所からテレビカメラなどの撮像素子の主流になりつつある。以下に従来の固体撮像素子について説明する。

【0003】 図8は現在よく使われているインタランスファ方式CCD撮像素子の基本構成を示す概念図である。図8において、1は光ダイオードであり、32は転送ゲートであり、33は垂直転送CCDであり、34は水平転送CCDであり、35は出力アンプである。

【0004】 以上のように構成されたインタランスファ方式CCD撮像素子の動作について、説明する。光ダイオード1は光学系を通して入射した光を光電変換し、電荷を蓄積する。転送ゲート32は転送ゲートパルスを受けて、ゲートを開け光ダイオードに蓄積した電荷を垂直転送CCD33に送る。垂直転送CCD33は垂直クロックにしたがって、一行ずつ電荷を水平転送CCD34に転送する。水平転送CCD34は、垂直転送CCD33より転送された電荷を水平クロックに従って出力アンプ35に一つずつ転送する。出力アンプ35は転送された電荷を増幅して出力する。

【0005】

【発明が解決しようとする課題】 しかしながら上記の従来の構成では、光信号の電気信号への変換を光ダイオード1に蓄積された電荷で行っているために、強い入射光があった場合に光ダイオード1が飽和する、電荷を転送

する際の信号劣化の為に、撮像素子としてのダイナミックレンジが十分確保できないという課題があった。本発明は上記の従来の課題を解決するもので、電荷が蓄積される速度に基づいて入射した光の強度を検知する固体撮像素子を提供することを目的とする。

【0006】

【課題を解決するための手段】 この目的を達成するために本発明の固体撮像素子は、光ダイオードと、光ダイオードの電位と外部から与えられる参照電位とを比較する比較器と、クロックカウンタとから受光単位を構成し、外部に各画素に高周波のクロックパルスを与えるクロックを有する構成をとる。

【0007】

【作用】 この構成によって、クロックカウンタは光ダイオードの電位が参照電位となるまでの時間を計測することで、入射光の強度を取り出すことができる。したがって、光ダイオードが飽和するような入射光に対しても、光ダイオードが参照電位となるまでの時間は有限であることから入射光強度を計測することができ、従来の固体撮像素子と比較してダイナミックレンジの広い固体撮像素子を実現できる。

【0008】

【実施例】 以下本発明の第一の実施例について、図面を参照しながら説明する。

【0009】 図1において、10は受光回路であり、11は垂直シフトレジスタであり、12は垂直スイッチであり、13は垂直信号線であり、14は水平シフトレジスタであり、15は水平スイッチである。図2(a)は、受光回路10の詳しい構成を示す図面である。図2(a)において、1は入射光を電気信号に変える光ダイオードであり、2は光ダイオードに蓄積された電荷を解放するリセットスイッチであり、3は光ダイオードの電位と外部から与えられる参照電位を比較し光ダイオードの電位が参照電位より低いとき比較信号Hを出力する比較器であり、4、5はAND回路であり、6はクロックカウンタである。

【0010】 以上のように構成された固体撮像素子について、その動作を説明する。まず、受光回路10の動作について、図2(b)に示したタイミングチャートを参照しながら説明する。リセット信号(H)が入力され、クロックカウンタの内容を0にセットし、リセットスイッチ2がONになり、リセット信号(H)はNOT回路によって信号R1(L)になってAND回路5に入力され、AND回路5の出力C2はLとなる。これによって光ダイオード1を接地し、その電荷を解放する。これにともない光ダイオード1の電位 V_{ph} は0となり、外部から与えられる参照電位 V_{ref} に対して $V_{ph} < V_{ref}$ となる。比較器3は比較信号Out(H)をAND回路4に出力する。AND回路4は比較信号Out(H)と

クロック信号clockのANDをとって出力する。図2 (b) ではクロックパルス等を等間隔にとっている。次にリセット信号がLになり、リセットスイッチ2がOFFとなり、信号R1はHとなる。AND回路5はクロック信号をクロックカウンタ6に送るようになり、クロックカウンタ6はクロックからのクロック信号をカウントアップする。一方、電荷を解放し、接地状態から解かれた光ダイオード1は、入射光強度に応じた速度で光電効果によって電位V_{ph}が上がり始める。一方、クロックカウンタ6は比較器3は、光ダイオード1の電位V_{ph}と外部から与えられる参照電位V_{ref}とを比較し、

$$V_{ph} \geq V_{ref}$$

となると、比較信号OutはLとなる。比較信号Out (L) を受けて、AND回路4は、クロックカウンタ6へのクロック信号を遮断する。こうしてクロックカウンタ6は、光ダイオード1の電位V_{ph}が0から参照電位V_{ref}になるまでの時間をクロックカウンタ値として保持する。

【0011】 こうして各受光回路10に保持されているクロックカウンタ値は、次のようにして読み出される。まず、垂直シフトレジスタ11から、ゲートON電圧が出力され、一ライン分の垂直スイッチがONになる。次に、水平シフトレジスタ14から水平スイッチのゲートON電圧が出力され、一つの垂直信号線が出力信号線につながり、一受光回路10のクロックカウンタ値が読み出される。この読みだし動作を、TVカメラの規格で定まる適切に定められた順序で垂直シフトレジスタ11、水平レジスタ14を制御することにより、TVカメラ規格にあった画像信号が読み出される。受光回路10のリセット信号については図面が煩雑になるので図面上への記入は省略したが、読みだし用の回路と同様の構成をとるリセット用の配線を行い、同様の動作により、各受光回路10にリセット信号をおくればよい。

【0012】 なお、各受光回路10の露光時間は短くなるが、リセット信号は全ての受光回路10に同時に送る簡便な構成をとることは容易である。この場合には、クロックパルスを等間隔にとる必要はなくなる。これを利用して、例えばn回目のクロックパルスを時刻 $t = n^2$ に発生させるようにすれば、上記実施例では輝度がクロックカウンタ値の逆数に比例するが、輝度Yとクロックカウンタ値CNTとの関係を

$Y = Y_0 - a \cdot CNT$ (Y₀は計測可能な最大輝度、aは定数)とできる。クロックパルスの間隔を変化させるためには、例えばクロック変換回路を設け、 $t = 1, 2, 3, \dots$ のように単位時間毎に送られてくるクロックを、クロック変換回路により t^2 に変換し、受光回路には $t = 1, 4, 9, \dots$ という時刻にクロック信号を発生させるようにすればよい。このようにクロックパルスの間隔を $t, t^2, \log(t)$ 、または

【0013】

【外1】

$$t^{\gamma+1} \quad (\gamma \text{ は } \tau \text{ 補正の指数})$$

【0014】 などにとることにより、カウンタ値と輝度の関係を必要に応じて、対数関係などに自由に設定できる。以上のようにして、クロックパルス間隔を変化させることにより、輝度が低く参照電位に達するまでの時間が長い場合にカウンタ値が増加し過ぎることがない。

【0015】 また、上記実施例においては参照電位V_{ref}一定としたが、参照電位をリセット信号入力時 $t = 0$ から次のリセット信号入力時 $t = T$ までの間に

$$V_{ref}(t) = V_0 (T_0 - t) / T_0$$

(V₀は定数、T₀は最大測光時間)と漸減させることもできる。これにより、リセット信号の時間間隔で光ダイオードの電位V_{ph}が $t = 0$ における参照電位、これは固定された参照電位に相当するV₀に達しない場合にも測光が可能になり、低輝度被写体に対する撮像特性を改善することができる。加えて、参照電位V_{ref}は、受光回路ごとに別々に設定してもよい。さらに、信号転送時の信号劣化を許容すれば、クロックカウンタはアナログ積分回路に置き換えることができる。

【0016】 本実施例による固体撮像素子は、入射光の強さを光ダイオードにおける電荷蓄積時間によって取り出すものであり、入射光が光ダイオードを飽和させるほど強い場合であっても、その過渡状態を取り出すことにより、入射光の強度を測定することができるため、従来の固体撮像素子と比較して広いダイナミックレンジをえることができる。また、入射光の強度はクロックカウンタによってデジタル量で得られるので、画素信号の転送にともなう信号の劣化を避けることができる。

【0017】 なお、本実施例においては、光ダイオード1を微小電圧源とした場合について説明したが、光ダイオード1を図3に示した微小電流源として構成してもかまわない。その際は、光ダイオード1の替わりに図3に示した回路を用いれば良い。これは、以下の実施例においても同様であるので繰り返さない。

【0018】 (実施例2) 以下、本発明の第2の実施例について、図面を参照しながら説明する。

【0019】 図4 (a) は、第2の実施例における受光回路10の詳しい構成を示す図面である。図4 (a) において、1は入射光を電気信号に変える光ダイオードであり、2は光ダイオードに蓄積された電荷を解放するリセットスイッチであり、3は光ダイオードの電位と外部から与えられる参照電位を比較し光ダイオードの電位が参照電位より低いとき比較信号を出力する比較器であり、5はAND回路であり、6はクロックカウンタであり、7はメモリセルであり、21は光ダイオード1の電位と下限電位を比較する低電位比較器であり、22はRS型のフリップフロップ回路であり、23、26はOR

回路であり、24、25は抵抗器である。

【0020】以上のように構成された固体撮像素子の受光回路について、その動作を図4(b)に示したタイミングチャートを参照しながら説明する。抵抗器24、25は外部から与えられる参照電位 V_{ref} を、低電位比較器21に与えるに適切な電位 V_{low} となるように設定されている。

【0021】外部よりリセット信号(H)が入力されると、RS型のフリップフロップ回路22の出力をHに設定し、OR回路26の出力はHとなってクロックカウンタ6の内容を0にセットする。OR回路23は信号R2(H)を出力し、リセットスイッチ2をON状態にし、負論理で接続されたAND回路5の出力C2をLに保つ。リセットスイッチ2がON状態になることにより、光ダイオード1は接地され、その電荷を解放する。これにともない光ダイオード1の電位 V_{ph} は0となる。外部から与えられる参照電位 V_{ref} に対して

$$V_{ph} < V_{low} < V_{ref}$$

となる状態において、比較器3は比較信号CH(L)を出力する。低電位比較器21は低電位比較信号CL(H)を出力する。

【0022】外部からのリセット信号がLになると、OR回路23からの出力信号R2はLになり、リセットスイッチ2がOFF状態になり、クロックカウンタ6のリセットも終了する。接地状態から解かれた光ダイオード1は、入射光強度に応じた速度で光電効果によって電位 V_{ph} が上がり始める。また、OR回路23からの出力はAND回路5に負論理接続されているから、クロック信号がクロックカウンタ6に送られる。クロックカウンタ6はクロック信号をカウントアップする。

【0023】比較器3は、光ダイオード1の電位 V_{ph} と外部から与えられる参照電位 V_{ref} とを比較し、

$$V_{ph} \geq V_{ref}$$

となると、比較信号CH(H)を出力する。メモリセル7は比較器3からの比較信号CH(H)を受け、クロックカウンタ6の値を読み込む。同じく、RS型フリップフロップ回路22の出力Outは、HからLになる。OR回路23の出力信号R2はLからHになり、AND回路5が閉じられ、リセットスイッチ2がON状態になり光ダイオード1の放電が始まる。光ダイオード1の電位 V_{ph} が

$$V_{ph} \leq V_{low}$$

となると、低電位比較信号CL(H)が出力される。低電位比較信号CL(H)はOR回路26を通過して、クロックカウンタ6をリセットする。低電位比較信号CL(H)を受けて、RS型フリップフロップ回路22の出力OutはLからHになる。

【0024】以下は、同様の動作が繰り返される。こうして、メモリセル7は、光ダイオード1の電位 V_{ph} が V_{low} から参照電位 V_{ref} になるまでの時間をクロックカウ

ンタ値として保持する。各受光回路10のメモリセル7に保持されているクロックカウンタ値は、DRAMで用いられている手法によって読み出すことができる。

【0025】なお、好ましい実施例においては、カウンタはその保持する値が最大値となった時には、クロック信号のカウントアップ停止して、その最大値を保持するように構成される。

【0026】図5(a)は本実施例の構成と動作を説明するための概念図である。図5(a)の受光部17は、各受光回路10のメモリセル7を除いたものの集合体であり、メモリ16は各々の受光回路10のメモリセル7の集合体である。受光部17内の各受光回路は、メモリ16内の対応する各メモリセル7に独立にアクセスし、図5(b)に示したように、各受光回路(図では3つ)がそれぞれ異なるタイミングでメモリセル7への転送を行い、メモリセル7のデータ(クロックカウンタ値)を書き換える。画像信号はメモリ16から規格に基づいて、読み出される。この読み出しは、前記実施例1と同様に行えばよい。これにより、本実施例による固体撮像素子は、実施例1で述べた効果の他に、メモリセル7を設けることにより、各受光回路10における入射光の強度の測定をデータ読みだしの時間とは独立におこなうことができる。このため、実施例1の固体撮像素子に比較して、入射光が弱い場合にもTVの規格から要求される約1/30秒という従来の固体撮像素子の露光時間の制限に捕らわれない撮像が可能と同時に、より広いダイナミックレンジを確保することができる。

【0027】(実施例3)以下本発明の第3の実施例について、図面を参照しながら説明する。

【0028】図6(a)は、第3の実施例における受光回路10の詳しい構成を示す図面である。図6(a)において、1は入射光を電気信号に変える光ダイオードであり、2は光ダイオードに蓄積された電荷を解放するリセットスイッチであり、3は光ダイオードの電位と外部から与えられる参照電位を比較し光ダイオードの電位が参照電位より低いとき比較信号Out(H)を出力する比較器であり、4はAND回路であり、6はクロックカウンタであり、7はメモリセルであり、27はRS型フリップフロップ回路であり、28は遅延回路であり、29はOR回路である。

【0029】以上のように構成された固体撮像素子の受光回路について、その動作を図6(b)に示したタイミングチャートを参照しながら説明する。本実施例においては、実施例1と同様に読みだし周期ごとにリセット信号が入力される。まず、外部よりスタート信号start(H)が入力されると、RS型フリップフロップ回路27の出力信号OutはLになり、カウンタ6はリセットされる。出力信号Out(L)を受けたAND回路4は、ゲートを閉じる。負論理接続されたリセットスイッチ2は出力信号Out(L)を受けてON状態になる。

一方、出力信号Out (L) を受けたAND回路4はゲートを閉じる。次に、リセット信号reset (H) が入力される。リセットスイッチ2がON状態になることにより、光ダイオード1は接地され、その電荷を解放する。これにともない光ダイオード1の電位Vphは0となる。外部から与えられる参照電位Vrefに対して

$$V_{ph} < V_{ref}$$

となる状態において、比較器3は比較信号CH (L) を出力する。

【0030】外部からのリセット信号resetがLになると、接地状態から解かれた光ダイオード1は、入射光強度に応じた速度で光電効果によって電位Vphが上がり始める。また、RS型フリップフロップ回路27の出力信号OutはLからHになり、AND回路4のゲートが開けられ、クロック信号がクロックカウンタ6に送られる。クロックカウンタ6はクロック信号をカウントアップする。

【0031】まず、読みだし周期より、光ダイオードの電位がVrefになる時間が短い場合について説明する。比較器3は、光ダイオード1の電位Vphと外部から与えられる参照電位Vrefとを比較し、

$$V_{ph} \geq V_{ref}$$

となると、比較信号CH (H) を出力する。比較信号CH (H) を受けて、フリップフロップ回路27の出力信号OutはHからLになり、AND回路4のゲートは閉じられ、クロック信号を遮断される。また、メモリセル7はクロックカウンタ6からカウンタ値を読み込む。遅延回路28を通った出力信号Out (L) は負論理接続されたOR回路29を通して、メモリセルにクロックカウンタ値を転送したクロックカウンタ6をリセットする。こうして、メモリセル7は、光ダイオード1の電位Vphが0から参照電位Vrefになるまでの時間をクロックカウンタ値として保持する。

【0032】リセット信号reset (H) が入力されると、RS型フリップフロップ回路27の出力信号OutがLからHになり、再び入射光強度の測定を開始する。

【0033】次に、読みだし周期より、光ダイオードの電位がVrefになる時間が長い場合について説明する。比較器3の出力信号がCH (L) を保っている間、すなわち、光ダイオード1の電位Vphと外部から与えられる参照電位Vrefとを比較し、

$$V_{ph} < V_{ref}$$

である間はリセット信号が入力されても、RS型フリップフロップ回路の出力信号OutはLから変化しない。こうして、リセット信号は無視される。

【0034】光ダイオード1の電位Vphと外部から与えられる参照電位Vrefとを比較し、

$$V_{ph} \geq V_{ref}$$

となり、比較器3の出力信号がCH (H) となるまで、

受光回路10は入射光強度の測定を継続する。以下は、上と同様の動作をする。各受光回路10のメモリセル7に保持されているクロックカウンタ値は、DRAMで用いられている手法によって読み出すことができる。

【0035】本実施例によれば、メモリセル7と、リセット信号を受けるRS型フリップフロップ回路27を設けることにより、図7に示したように、入射光の強度が強い受光回路10のサンプリングタイミングはTVカメラの場合1/30秒ごとに同時に行われ、強度が弱い受光回路のサンプリングタイミングは、必要な信号が得られるごとにサンプリングされるダイナミックレンジの広い固体撮像素子を得ることができる。

【0036】

【発明の効果】以上のように本発明は、入射光を電気信号に変える光ダイオードと、光ダイオードの電位と外部から与えられる参照電位とを比較する比較器と、クロックカウンタとから受光単位を構成し、外部に各画素に高周波のクロックパルスを与えるクロックを設け、入射光の強さを光ダイオードにおける電荷蓄積時間によって取り出すことにより、入射光が光ダイオードを飽和させるほど強い場合であっても入射光の強度を測定することができるため、従来の固体撮像素子と比較して広いダイナミックレンジをえることができる。また、入射光の強度はクロックカウンタによってデジタル量で得られるので、画素信号の転送にともなう信号の劣化を避けることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例における固体撮像素子の構成を示す概念図

【図2】(a) 同実施例における固体撮像素子の受光回路の詳しい構成を示す回路図

(b) 同実施例における固体撮像素子の受光回路の動作を説明するためのタイミングチャート

【図3】本発明の光ダイオードを微小電圧源から微小電流源に変更した場合の光ダイオード周辺の回路図

【図4】(a) 本発明の第2の実施例における受光回路の構成を示す回路図

(b) 同実施例における固体撮像素子の受光回路の動作を説明するためのタイミングチャート

【図5】同実施例における動作の様子を示す概念図

【図6】(a) 本発明の第3の実施例における受光回路の構成を示す回路図

(b) 同実施例における固体撮像素子の受光回路の動作を説明するためのタイミングチャート

【図7】同実施例における動作の様子を示す概念図


【図8】従来の固体撮像素子の構成を示す概念図

【符号の説明】


- 1 光ダイオード
- 2 リセットスイッチ
- 3 比較器

- 4 AND回路
- 5 AND回路
- 6 クロックカウンタ
- 7 メモリセル
- 8 抵抗器
- 9 コンデンサ
- 10 受光回路
- 11 垂直シフトレジスタ
- 12 垂直スイッチ
- 13 垂直信号線
- 14 水平シフトレジスタ
- 15 水平スイッチ
- 16 メモリ

【図1】




【図7】




- 17 受光部
- 21 低電位比較器
- 22 RS型フリップフロップ回路
- 23 OR回路
- 24 抵抗器
- 25 抵抗器
- 27 RS型フリップフロップ回路
- 28 遅延回路
- 29 OR回路
- 10 32 転送ゲート
- 33 垂直転送CCD
- 34 水平転送CCD
- 35 出力アンプ


【図2】




(b)




【図3】




【図4】




【図5】



【図8】



【図6】



(b)

